# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-044178

(43)Date of publication of application: 16.02.1989

(51)Int.CI.

HO4N 5/335 G11C 19/00 H01L 27/14 H03K 17/00

(21)Application number : 62-199700

(71)Applicant: HITACHI LTD

(22)Date of filing:

12.08.1987

(72)Inventor: IZAWA TETSURO


**MIYAZAWA TOSHIO** 

### (54) SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE

### (57)Abstract:

PURPOSE: To have the transfer direction of a signal as bidirections by disposing a pair of switches MOSFETs for transferring a signal passing one directional element to the gate of the MOSFET disposed in a preceding step or a succeeding step.

CONSTITUTION: The MOSFETQ1, Q2 are defined to be input circuits in a shifting operation in a forward direction and the MOSFETQ3, Q4 are defined to be input circuits in a shifting operation in a reverse direction. The MOSFETQ 00 executes an operation as the one directional element for transferring the signal of a high level of the source side of the MOSFETQ08 executing a storing operation and an outputting operation. A control signal for instructing the shifting operation of the forward is supplied to the gate of the MOSFTEQ01, Q02. A control signal for instructing the shifting operation of the reverse direction is supplied to the gate of the MOSFET Q3, Q4.



#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

THIS PAGE BLANK (USP.

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

THIS PAGE BLANK (USPTO)

## ⑩ 日本国特許庁(JP)

⑪特許出願公開

# ⑩ 公 開 特 許 公 報 (A)

昭64-44178

⑤Int Cl.⁴ 識別記号 庁内整理番号 ❸公開 昭和64年(1989)2月16日 5/335 19/00 H 04 N E-8420-5C C-7208-5B A-8122-5F G 11 C 01 L 27/14 Н 03 K 17/00 F - 7190 - 5J審査請求 未請求 発明の数 1 (全11頁)

到発明の名称 半導体集積回路装置

②特 願 昭62-199700

塑出 願 昭62(1987)8月12日

⑫発 明 者 伊 沢 哲 朗 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

⑫発 明 者 宮 沢 敏 夫 千葉県茂原市早野3300番地 株式会社日立製作所茂原工場

内

⑪出 顋 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地

邳代 理 人 并理士 小川 勝男 外1名

#### 明 細 舊

- 1. 発明の名称
  - 半導体集積回路装置
- 2. 特許請求の範囲
  - 1. 第1のタイミング信号がドレインに供給され、 そのゲート容量を記憶手段とし、ソースから出 力信号を送出させる第1のMOSFETと、上 記第1のMOSFETのゲートとソースとの間 に設けられた容量手段と、上記第1のMOSF ETのソースの信号を伝える一方向性素子とを 含む第1の回路と、上記第1のタイミング信号 とは相互に位相が異なる第2のタイミング信号 がドレインに供給され、そのゲート容量を記憶 手段とし、ソースから出力信号を送出させる第 2のMOSFETと、上記第2のMOSFET のゲートとソースとの間に設けられた容量手段 と、上配第2のMOSFETのソースの信号を 伝える一方向性素子とを含む第2の回路とを対 とする複数の単位回路と、信号伝達方向を択一 的に指示する第1の制御信号と第2の制御信号

によりそれぞれない。 とは第1又は第2のMOSFETがよった。 のMOSFETがよった。 のMOSFETがよった。 のMOSFEでは、 のMOSFEでは、 のの大きないが、 の回れが、 の回れが、 のの方を のの方を のの方が、 のの方が、 のの方が、 のの方が、 のの方が、 のの方が、 ののののでは、 ののののでは、 ののののでは、 ののののでは、 ののののでは、 のののでは、 ののでは、 

2. 上記第1と第2の回路における一方向性素子を介した信号は、上記第1及び第2の制御のスペッチ制でされるスペッチ制御されるスペッチ制のSFETを介して前段又は、の回路に、からの対応する第1と第2の回路に、からる単位回路の対応する第1と第2の回路に、からなりを通した信号をリセット用MOSFETの呼音を受けるより、上記信号伝達の路を双方でせることにより、上記信号伝達の路を双イナミック型シフトレジスクとして動作さる

ものであることを特徴とする特許請求の範囲第 1項記載の半導体集積回路装置。

3. 上記双方向ダイナミック型シフトレジスタとしての動作を行う信号伝達回路は、MOS形固体摄像装置における光電変換信号読み出し動作を行う走査信号を形成するものであることを特徴とする特許請求の範囲第2項記載の半導体集積回路装置。

## 3. 発明の詳細な説明

(産業上の利用分野)

この発明は、半導体集積回路装置に関し、例えばダイナミック型シフトレジスタを含むMOS形 固体撮像装置に利用して有効な技術に関するものである。

#### (従来の技術)

従来より、フォトダイオードとスイッチMOSFET (絶縁ゲート形電界効果トランジスタ) との組み合わせからなるMOS形固体撮像装置が公知である。このような固体撮像装置に関しては、例えばコロナ社「撮像工学」頁126~頁147、

この発明の目的は、信号の伝達方向を双方向に 行うことを可能にしたダイナミック型信号伝達回路を含む半導体集積回路装置を提供することにある。

この発明の他の目的は、双方向のダイナミック型シフトレジスタを含む半導体集積回路装置を提供することにある。

この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

(問題点を解決するための手段)

1985年9月「テレビジョン学会技術報告」頁49~頁54、及び特開昭56-152382号等公報がある。

(発明が解決しようとする問題点)

上記のような固体操像装置においては、水平走 査動作及び垂直走査動作を行うために、ダイナミック型シフトレジスタが用いられる。このような 走査回路にダイナミック型シフトレジスタを用いることによって、回路の簡素化及び高密度化と低 消費電力化が可能になる。

しかしながら、ダイナミック型シンスタティック型シンフトタタランフトタク型シンカーの発はでいたが、スタティック動作を行うもに、スタティック動作を行うもに、上記固体操像装置では、上記を変方向が一般のようのでは、上記を変方向が一般のようでは、よる格別ながら、監視装置にいるよう一を関すためにミラーを関すためにミラーを関うといて振ります。

本顧において開示される発明のうち代表的なも のの概要を簡単に説明すれば、下記の通りである。 すなわち、第1のタイミング信号とそれと位相が 異なる第2のタイミング信号がそれぞれドレイン に供給され、そのゲート容量を記憶手段とし、ソ ースから出力信号を送出させるMOSFETと、 上記MOSFETのゲートとソースとの間に設け られた容量手段と、上記MOSFETのソースの 信号を伝える一方向性素子とをそれぞれ含む第1 と第2の回路を一対とする複数の単位回路と、信 号伝達方向を択一的に指示する第1の制御信号と 第2の制御信号によりそれぞれスイッチ制御され、 上記一方向性素子を通した信号を前段又は次段に 配置される第1又は第2の回路のMOSFETの ゲートに伝える一対のスイッチMOSFET及び 一方と他方の端に配置される単位回路に上記制御 信号によって択一的に動作状態にされる一対の入 力回路とにより信号伝達回路を構成する。

### (作用)

上記した手段によれば、一方から他方又はその

逆方向に向かって選択的に信号伝達動作を行わせ ることが可能となる。

#### (実施例)

第1図は、この発明をダイナミック型シフトレジスタに適用した場合の一実施例の回路図が示されている。同図の各回路素子は、公知の半導体集積回路の製造技術によって、特に制限されないが、単結晶シリコンのような1個の半導体基板上において形成される。

MOSFETQ08は、記憶動作と出力動作を行う。すなわち、MOSFBTQ08は、そのデート容量を記憶手段としている。ゲート容量を記憶手段としている。ゲート容量を記憶手段として、MOSFBTQ088はイン状態になり、そのドレイルをソース側の信号B0は出力信号とされる。というでは明のによりのレベルが低下してしまうのとないが低号B0のレベルが低下している。というに、MOSFBTQ08のゲートとソースにはプートストラップ容量C1が設けられる。上

01とQ02のゲートには、左方向から右方向に 向かうシフト動作 (フォワード) を指示する制御 信号Fが供給される。上記一対のスイッチMOS FETQ01は信号の伝達に用いられ、他のスイ ッチMOSFETQ02はリセット動作のために 用いられる。この回路はフォワード動作において は初段回路とされるから、シフト動作に伴うりセ ット信号を発生させる単位回路が存在しないから スイッチMOSFETQ02は用いられない。す なわち、MOSFBTQ02は省略しても何等間 題ない。他の上記スイッチMOSFETQ03と QO4のゲートには、右方向から左方向に向かう シフト動作(リバース)を指示する制御信号Rが 供給される。上記一対のスイッチMOSFETQ 03は信号の伝達に用いられ、他のスイッチMO SFETQ04はリセット動作のために用いられ る。この回路はリバース動作にいては最終段回路 とされるから、シフト動作に伴う信号伝達を行う べき単位回路が存在しないからスイッチMOSF ETQ03は用いられない。すなわち、MOSF

上記ダイオード形態のMOSFETQ0000ソース側(ダイオードとしてのカソード側)には、MOSFETQ08の出力信号B0を伝達させるための伝達回路が設けられる。この実施例では、双方向のシフト動作を実現するため、一対のスイッチMOSFETQ01とQ02及びQ03とQ04が設けられる。上記スイッチMOSFETQ

ETQ03は省略しても何等問題ない。

上記回路の対をなす半ピット分の単位回路 (第2の回路) は、MOSFETQ10ないしQ19から構成される。ただし、記憶及び出力動作を行うMOSFETQ18のドレインには、タイミン

# 特開昭 64-44178 (4)

が信号 ø 1 が供給される。また、出力側に設けられるリセット用MOSFETQ19のゲートには、タイミング信号 ø 2 が供給される。そして、上記第1の回路のフォワード方向の信号伝達用のスイッチMOSFETQ18のゲートに伝えられる。逆に、第2の回路のリバースを通した信号は、第2の回路のリバースを通した信号は、第1の回路のMOSFETQ13を通した信号は、第1の回路のMOSFETQ08のゲートに伝えられる。

上記フォワード及びリバース方向の信号伝達用のスイッチMOSFETによる信号伝達経路1のMOSFETによる信号伝達経第1の回路及びQ30ないしQ39からなる第2の回路及びQ50ないしQ59からなる第1の回路からなる第2の回路からなる第1の回路からなる第1の回路からなる第2の回路からなる第2の回路からなる第2の回路からなる単位回路においても同様である。

回路を構成することになる。

同様に、リバース方向のシフト動作にあっては、信号B1のハイレベルによって、信号B3に対応した上記同様なノードN3のリセットがMOSFETQ14とリセットMOSFETQ36とにより行われる。以下同様に組み合わせによって、リバース方向のハイレベルのシフト動作に伴うノードN4~N8のリセット動作が行われる。

この実施例では、タイミング信号も1とも2の 位相を異ならせることなく、リバース方向でのシ フト動作を行わせるため、半ピット分の回路が余 分に設けられる。すなわち、MOSFETQ80 ないしQ89からなる回路は、リバース方向のシ フト動作を行うための入力回路として用いられる。 これによって、出力信号B0ないしB8のうち、 後述するような固体摄像装置の走査動作を行わせ るための出力信号としては信号B1、B3、B5、 B7が用いられる。それ故、リバース方向のシフ ト動作では1ピット分の単位回路の組み合わせは、 フォワード方向の1ピット分の単位回路の組み合 わせが1回路分ずれている。例えば、信号B4に 着目すると、フォワード方向のシフト動作の場合、 MOSFETQ40ないしQ49は、出力信号B 5に対応したMOSFETQ50ないしQ59と 1 ピット分の単位回路を構成するのに対し、リバ ース方向のシフト動作の場合、MOSFETQ4 O ないしQ 4 9 は、出力信号B 3 に対応したM O SFETQ30ないしQ39と1ピット分の単位

MOSFETQ1とQ2は、フォワード方向のシフト動作における入力回路とされる。すなわち、MOSFETQ1のゲートには、制御信号Fが供給され、フォワード方向のシフト動作のときにオン状態にされる。MOSFETQ1は、入力パルスφinをタイミング信号φ1を受けるMOSFETQ2を介して上記MOSFETQ08のゲート

に伝える。

MOSFETQ3とQ4は、リバース方向のシフト動作における入力回路とされる。すなわち、MOSFETQ3のゲートには、制御信号Rが供給され、リバード方向のシフト動作のときにオン状態にされる。MOSFETQ3は、入力パルスφinをタイミング信号φ1を受けるMOSFETQ4を介して上記MOSFETQ88のゲートに伝える。

この実施例のダイナミック型シフトレジスタのフォワード方向の動作の一例を第2図のタイミング図を参照して次に説明する。

図示しないが、フォワード方向のシフト動作のときには制御信号下がハイレベルにされる。この制御信号下のハイレベルに応じて、各スイッチMOSFETQ11がオン状態にされている。また、入力回路のスイッチMOSFETQ1がオン状態にされている。このとき、制御信号Rはロウレベルにされ、それに対応した各スイッチMOSFETはオフ状態にさ

イレベルにされる。ただし、このノードN0のレベルは、MOSFETQ00のしきい値電圧分だけレベルが低下したものとされる。このノードN0ののハイレベルは、スイッチMOSFETQ01を通して次段回路のMOSFETQ18のゲート容量及びブートトラップ容量C2をハイレベルにする。これによって、MOSFETQ18はオン状態にされる。

れることはいうまでもない。

クイミング信号 ø 1 に同期して入力パルス ø in がハイレベルにされる。これによって、MOSFETQ08のゲート容量には、入力パルス ø inのハイレベルがMOSFETQ1とQ2を介して伝えられる。これによって、MOSFETQ08はオン状態にされる。

タイミング信号 ø 1 がハイレベルからロウレベルたなった後にタイミング信号 ø 2 がハイレベルにされる。タイミング信号 ø 2 がハイレベルにされる。タイミング信号 ø 2 がオン状態にされるのから出力信号 B 1 はハイレベルからロウレベルに 可速に引き抜かれる。また、タイミング信号 ø 2 でのハイレベルは既にオン状態にされている M O S F E T Q 2 8 を適して出力信号 B 2 として出力

れる。このとき、プートストラップ容量C3にも 上記ハイレベルが書き込まれているものであるた め、出力信号B2のハイレベルに応じてMOSF ETQ18のゲート電圧を昇圧させる。 これによ って、タイミング信号 φ 2 のハイレベルはレベル 損失なく出力信号B2として出力される。上記出 力信号B2のハイレベルに応じてダイオード形態 のMOSFETQ10を通したノードN2もハイ レベルにされる。ただし、このノードN2のレベ ルは、MOSFETQ20のしきい値電圧分だけ レベルが低下したものとされる。このノードN2 のハイレベルは、スイッチMOSFETQ21を 通して次段回路のMOSFETQ38のゲート電 極に伝えられ、ゲート容量及びプートストラップ 容量 C 4 をハイレベルにする。これによって、M OSFETQ38はオン状態にされる。また、上 記ノードN2のハイレベルは、スイッチMOSF BTQ22を通してノードN0に対応したリセッ トMOSFETQ05のゲートに伝えられる。こ れによってMOSFETQ05がオン状態にされ

るから、ノードN 0 がハイレベルからロウレベルにリセットされる。このようにノードN 0 のリセット動作を 1 ピット分遅らせるのは、出力信号 B 1 の出力レベルを確保するためのものである。すなわち、出力信号 B 1 とノードN 0 とはスイッチMOSFETQ 0 1 を介して結合されているため、出力信号 B 1 の出力タイミングでノードN 0 をリセットさせることができないからである。

以下、同様な動作によってフォワード方向のシフト動作が行われる。

この実施例のダイナミック型シフトレジスタの リバース方向の動作の一例を第3図のタイミング 図を参照して次に説明する。

図示しないが、リバース方向のシフト動作のときには制御信号Rがハイレベルにされる。この制御信号Rのハイレベルに応じて、各スイッチMOSFETQ03.04ないしQ83.Q84がオン状態にされている。また、入力回路のスイッチMOSFETQ3がオン状態にされている。このとき、制御信号Fはロウレベルにされ、それに対

応した各スイッチMOSFETはオフ状態にされることはいうまでもない。

タイミング信号 ølに同期して入力パルス øin がハイレベルにされる。これによって、MOSFBTQ88のゲート容量には、入力パルス øinのハイレベルがMOSFBTQ3とQ4を介して伝えられる。これによって、MOSFBTQ88はオン状態にされる。

タイミング信号 ø 1 がハイレベル 2 がハイレベル 2 がハイレベル 2 がハイルル 2 がハイベル 2 がハイベル 2 がハイベル 2 がハイベル 2 では号 ø 2 がハイベル 2 では 3 では 3 でいる。 タイミング信号 g 2 では 3 では 3 でいる。 では 3 でいる。 では 3 でいる 3 でい

態のMOSFETQ80を通したノードN88もハレベルにされる。ただし、このノードN8のレベルは、MOSFETQ80のしきい値電圧ドN8のけいは、MOSFETQ80だいる。このノードのとされる。このノードN8のハイレベルが低下したものとされる。このノードN8のハイレベルは、スイッチMOSFETQ78のゲート容量で伝えられ、そのゲート容量ででする。これでは、MOSFETQ78はオン状態にされる。

ETQ 7 8 のゲート電圧させる。これによいは、よいは、ないは、上下ですり、クイミング信号の1 の出力される。上下でかったは、上下では、カカの出力がイインでは、上下では、カローではは、カローでは、カローでは、カローでは、カローでは、カローでは、カローでは、カローでは、カローでは、カ

タイミング信号 ø 1 がハイレベルからロウレベルになった後にタイミング信号 ø 2 がハイレベルにされる。タイミング信号 ø 2 がハイレベルにされると、MOSFBTQT9 がオン状態にされるから出力信号B7はハイレベルからロウレベルに高速に引き抜かれる。また、タイミング信号 ø 2 のハイレベルは既にオン状態にされている MOS

れによってMOSFETQ86がオン状態にされるから、ノードN8がハイレベルからロウレベルにリセットされる。このようにノードN8のリセット動作を1ビット分遅らせるのは、出力信号B7の出力レベルを確保するためのものである。すなわち、出力信号B7とノードN8とはスイッチMOSFETQ83を介して結合されているため、出力信号B7の出力タイミングでノードN8をリセットさせることができないからである。

、以下、同様な動作によってフォワード方向のシフト動作が行われる。

なお、人力パルスφinが供給されるとき、その ハイレベルに応じてオン状態にされるリセットM OSFETQ17ないしQ77によって、フォワード方向とリバース方向の入力段回路を除く他の 回路のノードN1ないしN7のリセットが行われる。

第4図には、上記ダイナミック型シフトレジス タが用いられる固体操像装置の一実施例の要部回 路図が示されている。同図では、3行、2列分の

FETQ68を通して出力信号B6として出力さ れる。このとき、プートストラップ容量C1にも 上記ハイレベルが舂き込まれているものであるた め、出力信号BGのハイレベルに応じてMOSF ETQ68のゲート電圧を昇圧させる。 これによ って、タイミング信号φ2のハイレベルはレベル 損失なく出力信号B6として出力される。上記出 力信号B6のハイレベルに応じてダイオード形態 のMOSFETQ60を通したノードN6もハイ レベルにされる。ただし、このノードN6のレベ ルは、MOSFETQ60のしきい値電圧分だけ レベルが低下したものとされる。このノードN6 のハイレベルは、スイッチMOSFETQ63を 通して次段回路のMOSFETQ58のゲート電 極に伝えられ、ゲート容量及びブートストラップ 容量C6をハイレベルにする。これによって、M OSFETQ58はオン状態にされる。また、上 記ノードN6のハイレベルは、スイッチMOSF ETQ64を通してノードN8に対応したリセッ トMOSFETQ86のゲートに伝えられる。こ

国路が代表として例示的に示されている。 同図の各回路素子は、公知の半導体集積回路の製造技術によって、特に制限されないが、単結晶シリンコンのような 1 個の半導体基板上において形成される。

# 特開昭 64-44178 (8)

Q103等が結合される。このことは、例示的に示されている他の行の垂直走査線 V2及びV3においても同様である。

水平走査線は、同図において縦方向に延長され、同じ列に配置される画素セルのスイッチMOSFETQ102,Q106.及びQ110のゲートは、共通の水平走査線H1に結合される。他の列に配置される画素セルも上記同様に対応する水平走査線H2等に結合される。

れる。上記負荷抵抗 R により得られた電圧信号は、 プリアンプ P A によって増幅され、図示しない出 力回路を通して出力される。

この実施例では、上記各行の水平信号線HS1ないしHS3には、スメア、ブルーミング等の偽信号を除去するために、リセット用MOSFETQ120ないしQ122は、後述するようなタイミング関係をもって水平帰線期間内にオン状態にされ、各水平信号線HS1ないしHS3等にバイアス電圧VBを供給するものである。

これらのリセット用MOSFETQ120ない しQ122の動作は次の通りである。垂直走査線 V1がハイレベルのとき、第1行目の読み出り的 作が水平走査線H1、H2・・・が時系列的に 順次ハイレベルにされることによって行われる。 すなわち、このようにして次々に選択される光信号に セルのフォトダイオードに蓄積された光信号ませ むした電流が流れることによって、その画素対 からの読み出し動作と、次の読み出し動作のため

のリセット (プリチャージ) 動作とが同時に行われる。上記負荷抵抗 R により得られる上記光電流 に対応した電圧信号は、プリアンプ P A によって 増幅され、図示しない出力回路を通して出力される。

上記1つの行の統み出しが終了すると、水平帰線期間に入る。この期間において上記垂直走査線V1はハイレベルからロウレベルにされ、非選択状態に切り換えられる。そして、リセット用MOSFETQ120ないしQ122をオン状態にする。これによって、非選択状態の水平信号線HS2等に発生した前述したような偽信号のリセットが行われるものである。

上記のような固体摄像装置の水平走套線 H 1 . H 2 · · · 等を順次選択する選択信号を形成する水平シフトレジスタ H S R として、第 1 図に示したような双方向のダイナミック型シフトレジスタが用いられる。上記双方向ダイナミック型シフトレジスタは、前述のようにフォワード方向とリバ

なお、垂直走査線V1、V2、V3・・・等の 選択は号を形成する垂直シフトレジスタVSRと して、上記同様に双方向のダイナミック型シラトレジスタを用いると、上下が逆転した映像信産 得ることもできる。上記のように水平及び垂直 フトレジスタとして、双方向のダイナミックフトレジスタを用いて、それぞれ共にリバース方 向のシフト動作を指示すると、被写体を180・ 回転させた映像信号を得ることができる。

例えば、上記機能をビディオテープレコーダ用の固体操像装置に設けて、スイッチの操作により任意に指定できるようにすると、それを用いて左右逆転、上下逆転及び180°回転させた撮影が可能になるから、トリック撮影等のような遊びができるものとなる。

上記の実施例から得られる作用効果は、下記の 通りである。すなわち、

第1又は第2の回路のMOSFETのゲートに伝える一対のスイッチMOSFBTを設けることによって、双方向の信号伝達動作が可能になるという効果が得られる。

(2)上記(1)により、上記単位回路における第1と第2の回路のダイオード形態のMOSFBTを通したノードの信号を、それより1段(1ビット)後の第1と第2の回路の出力信号によりそれぞれリセットさせる回路を設けることによって、双方向のダイナミック型シフトレジスタを構成することができるという効果が得られる。

③上記ダイナミック型シフトレジスタを固体摄像 装置の走査タイミング信号を形成するシフトレジ スタに用いることによって、被写体を左右、上下 逆転されたと等価の摄影が可能になるという効果 が得られる。

(4)上記(3)により、ミラーを用いて撮影を行っても、逆転した被写体をもとに戻した映像信号を得ることができるから、監視カメラを天井又は壁の中に 嵌め込んでも通常の映像信号を得ることができる

という効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本発明は上記実施例 に限定されるものではなく、その要旨を逸脱しな い範囲で種々変更可能であることはいうまでもな い。例えば、第1図の実施例回路において、シフ ト方向を指示する制御信号F, Rは、外部端子か ら供給するものの他、ワイヤーポンディング又は マスタースライス方式によって固定的に発生させ るものであってもよい。また、外部端子から供給 する場合、同時に制御信号FLRが発生されるこ とがないから、1つの外部端子から供給すること ができる。また、同図において、リセット用MO SFETQ05, Q06, Q09ないしQ85, Q86、Q89を省略するものであってもよい。 この場合には、例えば、論理"1"の信号がタイ ミング信号 φ 1 と φ 2 に応じて双方向に選択的に 順次伝達されるという信号伝達回路を構成するこ とができる。

また、第4図に示した固体振像装置の垂直信号

線は、奇数フィールドと偶数フィールドとで1本分づらせて一対での選択状態にするようにでもして空間がいる。これにおり、インタレースに対して空間ができる。この場合、上記一対つづ選択されるよいでもある。とは一対からなる出力線を設けるのように、固体攝像装置の具体的構成は種々の実施例形態を採ることができる。

この発明は、前記固体摄像装置の他、前記のように選択的に双方向に信号伝達が可能にされた信号伝達回路やダイナミック型シフトレジスタを含む各種半導体集積回路装置に広く適用できるものである。

### 〔発明の効果〕

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、第1のタイミング信号がそ号とそれと位相が異なる第のタイミング信号がそれぞれドレインに供給され、そのゲート容量を記憶手段とし、ソースから出力信号を送出させるM

# 特開昭 64-44178 (10)

OSFETと、上記MOSFETのケートとソースとの間に設けられた容量手段と、上記MOSFETのソースの信号を伝える一方向性素子をおれてれ合む第1と第2の回路を一対とする複数の単位回路と、信号伝達方向を択一的に指示する第1の制御信号と第2の制御信号によりそれのた信号とのサートに伝える一対のスイの信号のMOSFETを設けることによって、双方向の信号伝達動作が可能になる。

## 4・図面の簡単な説明

第1図は、この発明に係るダイナミック型シフトレジスタの一実施例を示す回路図、

第2図は、上記ダイナミック型シフトレジスタのフォワード方向の動作の一例を説明するためのタイミング図、


第3図は、上記ダイナミック型シフトレジスタ のリバース方向の動作の一例を説明するためのタ イミング図、 第4図は、上記ダイナミック型シフトレジスタ が適用される固体撮像装置の一実施例を示す要部 回路図である。

VSR・・垂直シフトレジスク、HSR・・水 平シフトレジスタ、PA・・ブリアンプ


代理人弁理士 小川 勝男








# 特開昭 64-44178 (11)





HSR: 水平シフトレジスタ VSR: 垂直シフトレジスタ PA: ブリアンブ THIS PAGE BLANK (USPTU)